PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-109891

(43)Date of publication of application: 23.04.1999

y------

(51)Int.CI.

G09F 9/33 B41J 2/44 B41J 2/45 B41J 2/455 G02F 1/135

(21)Application number : 09-264481

(71)Applicant: FUJI PHOTO FILM CO LTD

(22)Date of filing:

29.09.1997


(72)Inventor: KIMURA KOICHI

(54) TWO-DIMENSIONAL ACTIVE MATRIX TYPE LIGHT MODULATION ELEMENT AND TWO-DIMENSIONAL ACTIVE MATRIX TYPE LIGHT EMITTING ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To configure an active matrix type light modulation element and a light emitting element having less number of elements per one picture element and a memory function and further making rapidly write-in possible.

SOLUTION: In a picture element circuit, which composes one picture element of a light modulation element consisting of plural picture elements of a two-dimensional matrix structure, a driving circuit DR for driving a light modulation layer PM is composed of a ferroelectric substance gate FET (Tr), and a picture electrode 1 of each picture element is connected with a drain at the ferroelectric substance gate FET (Tr), and a voltage Vcom is impressed on a counter electrode 2. And, both source electrodes and substrate electrodes of the same row composing the matrix are connected together, and data signal Vb is inputted by each row. Moreover, gate electrodes of the same line are connected together and a line selection signal Vg is inputted by every line as unit.



LEGAL STATUS

[Date of request for examination]

19.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Best Available Copy

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-109891

(43)公開日 平成11年(1999) 4月23日


(51) Int.Cl.8	識別記号		FΙ			
G09F	9/33		G09F	9/33	1	J.
B41J	2/44		G 0 2 F	1/135		
	2/45		B41J	3/21	1	L
	2/455					
G02F	1/135					
			審查請求	未請求	請求項の数11	OL (全 11·頁)
(21)出願番号		特願平9-264481	(71) 出願人	000005201		
				富士写真	マフイルム株式会	会社
(22)出廣日		平成9年(1997)9月29日	神奈川県南足柄市中沼210番地			
			(72)発明者	木村 2	Z	
					富士宮市大中里2 4株式会社内	00番地 富士写真
			(74)代理人		柳田 征史	(外1名)

(54) [発明の名称] 2次元アクティブマトリクス型光変闘素子並びに2次元アクティブマトリクス型発光素子

(57)【要約】

【課題】 1画素当たりの素子数が少なく、メモリー機能を有し、また、高速書込みを可能なしめる、アクティブマトリグス型の光変調素子並びに発光素子を構成する

【解決手段】 2次元マトリクス構成の複数の画素からなる光変調素子の1画素を構成する画素回路において、光変調層PMを駆動する駆動回路DRを強誘電体ゲートFET(Tr)により構成するものとし、各画素の画素電極1を強誘電体ゲートFET(Tr)のドレインに接続し、対向電極2には電圧Vcomを印加する。そして、マトリクスを構成する同じ列のソース電極とサブストレート電極を共に接続し、列単位でデータ信号Vbを入力する。また、同じ行のゲート電極を共に接続し、、行単位で行選択信号Vgを入力する。



【特許請求の範囲】

【請求項1】 行と列からなる2次元マトリクス状に配 置された複数の画素電極と、

1

これらの各画素電極との間に光変調層を介して配置され た複数の対向電極とからなり、

前記光変調層が、該光変調層に入射した光を、これら両 電極間の印加電圧に応じて変調するものである2次元ア クティブマトリクス型光変調素子において、

前記画素電極の各々に接続された強誘電体ゲートFET る2次元アクティブマトリクス型光変調素子。

【請求項2】 前記駆動回路が、前記強誘電体ゲートF ETへのデータの書き込みを行順次で行うものであると とを特徴とする請求項1記載の2次元アクティブマトリ クス型光変調素子。

【請求項3】 前記駆動回路が、全画素分のデータを書 き込んだ後に、前記光変調層を駆動する電圧を、全画素 共通に、前記対向電極と前記画素電極との間に印加する ものであることを特徴とする請求項1または2記載の2 次元アクティブマトリクス型光変調素子。

【請求項4】 前記駆動回路が、前記強誘電体ゲートF ETの強誘電体ゲートを一方の分極状態に変化させた後 に、データの入力に応じて前記分極状態を他方の分極状 態に変化させるか、若しくは前記一方の状態を維持させ るように、データの書き込みを行うものであることを特 徴とする請求項1から3いずれか1項記載の2次元アク ティブマトリクス型光変調素子。

【請求項5】 前記駆動回路が、前記強誘電体ゲートF ETのゲート電極で行選択を行い、ソース、ドレイン、 サブストレート電極又はバックゲート電極でデータを書 30 き込むものであることを特徴とする請求項1から4いず れか1項記載の2次元アクティブマトリクス型光変調素 子。

【請求項6】 前記駆動回路が、2値のスタチック駆動 により変調するものであることを特徴とする請求項1か ら5いずれか1項記載の2次元アクティブマトリクス型 光変調素子。

【請求項7】 行と列からなる2次元マトリクス状に配 置された複数の画素電極と、

これらの各画素電極との間に発光層を介して配置された 40 複数の対向電極とからなり、

前記発光層が、これら両電極間に流れる電流に応じて発 光するものである2次元アクティブマトリクス型発光素 子において、

前記画素電極の各々に接続された強誘電体ゲートFET により構成される駆動回路を備えていることを特徴とす る2次元アクティブマトリクス型発光素子。

【請求項8】 前記駆動回路が、前記強誘電体ゲートF ETへのデータの書き込みを行順次で行うものであるこ とを特徴とする請求項7記載の2次元アクティブマトリ 50 いて詳しく説明する。

クス型発光素子。

【請求項9】 前記駆動回路が、全画素分のデータを書 き込んだ後に、前記発光層を駆動する電流を、全画素共 通に、前記対向電極と前記画素電極との間に流すもので あることを特徴とする請求項7または8記載の2次元ア クティブマトリクス型発光素子。

2

【請求項10】 前記駆動回路が、前記強誘電体ゲート FETの強誘電体ゲートを一方の分極状態に変化させた 後に、データの入力に応じて前記分極状態を他方の分極 により構成される駆動回路を備えていることを特徴とす 10 状態に変化させるか、若しくは前記一方の状態を維持さ せるように、データの書き込みを行うものであることを 特徴とする請求項7から9いずれか1項記載の2次元ア クティブマトリクス型発光素子。

> 【請求項11】 前記駆動回路が、前記強誘電体ゲート FETのゲート電極で行選択を行い、ソース、ドレイ ン、サブストレート電極又はバックゲート電極でデータ を書き込むものであることを特徴とする請求項7から1 0いずれか1項記載の2次元アクティブマトリクス型発 光素子。

【発明の詳細な説明】 20

[0001]

【発明の属する技術分野】本発明は、フラットディスプ レイ、ビデオプロジェクター等の表示装置、或いは感光 材料への露光装置等に用いられる液晶、DMD(デジタ ルミラーデバイス) 光アドレス型空間光変調素子、並び に、薄膜EL、有機EL、LED、FED(フィールド エミッションディスプレイ)等の2次元アクティブマト リクス型発光素子に関するものである。

[0002]

【従来の技術】従来より、上記のフラットディスプレイ 等を構成するために、液晶、DMD、薄膜EL、有機E し、LED、FEDなどの2次元マトリクス型の光変調 素子や発光素子が用いられている。

【0003】との2次元マトリクス型光変調素子の基本 的な構成は、行と列からなる2次元マトリクス状に配置 された複数の画素電極と、これらの画素電極との間に間 隙を置いて配置された対向電極と、入射した光を、これ ら両電極間の印加電圧に応じて変調する光変調層とを備 えている。との光変調素子は、基板上にマトリクス状に 形成された半導体の画素回路により画像データの書き込 みと各種光機能素子の駆動を画素毎に独立に行うアクテ ィブマトリクス型が有効な方式である(この種の光変調 素子を特に「2次元アクティブマトリクス型光変調素 子」と称す。)。

【0004】また、2次元マトリクス型発光素子は、上 述の光変調素子における光変調層を、両電極間に流れる 電流に応じて発光する発光層に置き換えたたものであ

【0005】以下、2次元マトリクス型光変調素子につ

【0006】図1は、強誘電性液晶を光変調層に用い た、基本的な2次元アクティブマトリクス型光変調素子 の1画素の等価回路を示す。ことに示されているよう に、2次元アクティブマトリクス型発光素子の画素回路 は、画素電極1と対向電極2との間に両電極間の印加電 圧に応じて変調する光変調層PMが備えられている。対向 電極2には全画素共通の電圧(共通電極電位) Vcomが印 加され、画素電極1にはMOS-FETのソース(又は ドレイン)が接続され、ドレイン(又はソース)はデー タ信号(列選択信号)線に接続され電圧Vdが印加され る。一方、MOS-FETのゲートは行選択信号線に接 続され電圧Vgが印加される。また、画素電極1とMOS -FETの接続点には蓄積容量が接続されている。

【0007】強誘電性液晶などの高速応答2次元アクテ ィブマトリクス型光変調素子で感光材料などに髙速露光 する場合、図1に示されるような、MOS-FET(又 はMIS-FET)と蓄積容量C1による従来のアクティ ブ回路では、データ書き込み時に必要な電荷をチャージ する時間や、液晶の安定応答を確保する時間が必要なた め、データ書き込み時間が長くなってしまう。このた め、短時間でデータを書き込むためにはマトリクスのア クティブ回路としてはメモリー回路が使用されるのが一 般的である。

【0008】また、従来の液晶(特に強誘電性液晶など の有限な安定状態をとる液晶)、DMD、薄膜EL、F ED等の光変調素子または光発光素子は有限な安定状態 を有しているか、又は急峻な階調特性を有しているた め、連続階調制御が困難である。このため、これらの2 次元アクティブマトリクス型光変調素子では、時間変調 による階調制御が一般的に行われている。

【0009】具体例としては、図2に示すような階調制 御が行われる。すなわち、期間Twで全画素に2値のデー タを書き込み、その後書き込まれたデータに従って一定 時間表示する。1フィールド内にこのシーケンスを複数 回行い、各々の表示時間を変えることにより多階調表示 を行うことができる。この場合、書き込まれたデータは 安定に記憶される必要があり、また髙速に書き込まれる 必要がある。このような目的を達成するために、マトリ クスのアクティブ回路としては、一般にメモリー回路が 使用されることが多い。

【0010】図3はメモリー回路で構成されたアクティ ブ回路を示すものである。このような構成では、アクテ ィブ回路としてメモリー性を有するSRAM回路を使用 し、2値のデータを書き込む。書き込み時間はSRAM 回路のアクセス時間となり高速の書き込みが可能であ る。出力Voutは2値の安定した電位であり、共通電極 電位Vcomとの電圧が光変調層PMは印加され、変調する ことができる。

[0011]

うなSRAM回路では、一般にMOS-FETが6個~ 8個は必要であり、数十万から百万画素を越えるような 高精細な2次元マトリクスのアクティブ回路に使用する には、素子の面積が大きくなりコストが高くなる。ま た、画素サイズをより小さくしたい場合にもトランジス タの数が多く限界がある。

【0012】本発明は上記事情に鑑みてなされたもので あり、1画素当たりのトランジスタ数が少ない構成でメ モリー機能を有し、また、高速書込みを可能なしめる2 次元アクティブマトリクス型の光変調素子並びに発光素 子を提供することを目的とするものである。

【課題を解決するための手段】本発明による2次元アク ティブマトリクス型の光変調素子並びに発光素子は、2 次元マトリクスのアクティブ回路として、強誘電体ゲー トFETを使用し、特に行順次で画像データを高速に書 き込む基本構成とアドレッシング方法により、1 画素当 たり1個(或いは2個)のトランジスタの構成でメモリ 一機能を有し、高速書込みを可能とするものである。

【0014】すなわち、本発明による2次元アクティブ 20 マトリクス型光変調素子は、行と列からなる2次元マト リクス状に配置された複数の画素電極と、これらの各画 素電極との間に光変調層を介して配置された複数の対向 電極とからなり、前記光変調層が、該光変調層に入射し た光を、これら両電極間の印加電圧に応じて変調するも のである2次元アクティブマトリクスマトリクス型光変 調素子であって、前記画素電極の各々に接続された強誘 電体ゲートFETにより構成された駆動回路を備えてい ることを特徴とするものである。

30 【0015】このような2次元アクティブマトリクスマ トリクス型光変調素子においては、前記駆動回路が、前 記強誘電体ゲートFETへのデータの書き込みを行順次 で行うものであることが好ましい。

【0016】また、前記駆動回路は、全画素分のデータ を書き込んだ後に、前記光変調層を駆動する電圧を、全 画素共通に、前記対向電極と前記画素電極との間に印加 するもの、或いは、前記強誘電体ゲートFETの強誘電 体ゲートを一方の分極状態に変化させた後に、データの 入力に応じて前記分極状態を他方の分極状態に変化させ るか、もしくは前記一方の状態を維持させるように、デ ータの書込みを行うもの、更には、前記強誘電体ゲート FETのゲート電極で行選択を行い、ソース、ドレイ ン、サブストレート電極又はバックゲート電極でデータ を書込むものであってもよい。

【0017】さらに、前記駆動回路は、2値のスタチッ ク駆動により変調するものであってもよい。

【0018】一方、本発明による2次元アクティブマト リクス型発光素子は、行と列からなる2次元マトリクス 状に配置された複数の画素電極と、これらの画素電極と 【発明が解決しようとする課題】しかし、図3に示すよ 50 の間に発光層を介して配置された複数の対向電極とから 5

なり、前記発光層が、とれら両電極間に流れる電流に応じて発光するものである2次元アクティブマトリクスマトリクス型発光素子であって、前記画素電極の各々に接続された強誘電体ゲートFETにより構成された駆動回路を備えていることを特徴とするものである。

【0019】とのような2次元アクティブマトリクスマトリクス型発光素子においては、前記駆動回路は、前記強誘電体ゲートFETへのデータの書き込みを行順次で行うものであることが好ましい。

【0020】また、前記駆動回路は、全画素分のデータを書き込んだ後に、前記発光層を駆動する電流を、全画素共通に、前記対向電極と前記画素電極との間に流すもの、或いは、前記強誘電体ゲートFETの強誘電体ゲートを一方の分極状態に変化させた後に、データの入力に応じて前記分極状態を他方の分極状態に変化させるか、もしくは前記一方の状態を維持させるように、データの書込みを行うもの、更には、前記強誘電体ゲートFETのゲート電極で行選択を行い、ソース、ドレイン、サブストレート電極又はバックゲート電極でデータを書込むものであってもよい。

【0021】なお、上記「強誘電体ゲートFET」とあるのは、従来のMIS-FETのゲート電極と半導体の間にPZT(チタンジルコン酸鉛、Pb(Zr,Ti)0。)等の強誘電体を形成したトランジスタ(FET)であり、高速アクセスが可能(~100ns)で1 bit 当たり1 個のFETで不揮発性RAMが構成できるものである。この強誘電体ゲートFETは、ゲート部の構成により幾つかの種類があり、代表的なものではMFS(金属/強誘電体/半導体)構造の強誘電体ゲートFET、MFMIS(金属/強誘電体/金属/絶縁体/半導体)構造の強誘電体ゲートFETなどが知られている(参考:NAKAJIMAet al. 1995 IEEE Int. Solid-State Circuits Conf., Digest of Technical Papers,pp.68-69(1995))。【0022】

【発明の効果】本発明による2次元アクティブマトリクス型の光変調素子並びに発光素子は、2次元マトリクスのアクティブ回路として、メモリー性のある強誘電体ゲートFETを使用して構成したものであり、強誘電体ゲートFET1個がメモリーとして作用し得るものであるから、従来のようにトランジスタを6~8個使用してSRAMを構成していたのに対してトランジスタ数を少なくすることが可能である。 また、行順次で画像データを高速に書き込むこともできるから、高速書込みに対応した2次元アクティブマトリクス型の光変調素子並びに発光素子を構成することも可能となる。

[0023]

【発明の実施の形態】以下図面を参照して、本発明に係る2次元アクティブマトリクス型の光変調素子並びに発 光素子の実施の形態について詳細に説明する。

【0024】最初に図4〜図6を参照して、本発明に用 50 非導通となり、この状態は半永久的に保持されるとい

いられる強誘電体ゲートFETについて簡単に説明する。

【0025】図4(A)はnチャネル型-MFMIS構造の強誘電体ゲートFET(nch-MFMIS型FET)の縦断面図である。図示されているように、単結晶のp-型シリコン半導体基板10上には、n-MOS-FETが形成されている。n-MOS-FETは夫々n・型のドレイン領域13並びにソース領域14と、ゲート絶縁膜15,第1導電膜16,強誘電体膜17,第2導電膜18の順にp-型シリコン半導体基板10上に積層されたゲート領域で構成されている。なお、ドレイン領域13はドレイン電極13aに、ソース領域14はソース電極14aに、第2導電膜18はゲート電極18aに、p-型シリコン半導体基板10はサブストレート電極10aに夫々接続されており、これら電極には電圧Vd、Vs、Vg、Vbが夫々印加されるようになっている。図4(B)はこのような構成の強誘電体ゲートFETの回路記号を示す。

【0026】なお、本発明に用いられる強誘電体ゲート FETとしては、上述のMFMIS構造のものに限ら 20 ず、MFS構造のものやMFIS構造のもの等も使用す ることができる。

【0027】以下、図5および図6を参照して、上述のMFMIS構造の強誘電体ゲートFET(MFMIS型FET)の基本特性について説明する。図5(A)はFETのソース電極に対するゲート電極の電圧(ゲート・ソース間電圧)をVasとし、ゲート・ソース間電圧Vasが正のときの強誘電体膜17の分極方向を示し、同図(B)は負のときの強誘電体膜17の分極方向を示す。また、同図

(C) は各電極に印加される電圧Vd, Vs, Vg, Vbを含めた強誘電体ゲートFETの電気的特性を測定する回路を示す。なお、Idはドレイン電流を示す。図5(C)の等価回路で示される強誘電体ゲートFETのドレイン電流対ゲート電圧の特性(Id-Vgs特性)は図6のようになる。

【0028】図6から明らかなように、Id-V qs特性はいわゆるヒステリシス特性を有するので、ゲート電圧Vqを制御することにより、強誘電体膜17の分極方向(極性)を変化させることができる。これにより、FETのゲート電圧の閾値が変化し、ゲート・ソース間電圧V qsが所定の範囲内であればV qsの履歴により2つの導通状態を得ることができる。したがって、ゲート・ソース間電圧V qsが同じであっても、図6のaからa'に移行した場合はドレイン・ソース間が導通状態となる。この状態は新たに分極状態を変えない限り半永久的に記憶される。すなわち、強誘電体ゲートFETは、ゲート電圧の極性を制御することにより強誘電体の自発分極が反転し、FETの閾値電圧が変化するので、あるゲート電圧範囲では、強誘電体の分極状態でドレインーソース間が導通/北導通となり、この状態は半永久的に保持されるとい

う、メモリー性のあるトランジスタとして機能するもの である。

【0029】次に、本発明による強誘電体ゲートFET を1個用いた2次元アクティブマトリクス型の光変調素 子並びに発光素子の2次元マトリクスの構成と駆動方法 について詳細に説明する。図7は、本発明による2次元 アクティブマトリクス型光変調素子のマトリクスの一部 の等価回路を示したものである。との図は、2次元マト リクス構成の複数の画素からなる光変調素子の、m列お よびm+1列、並びにn行およびn+1行の画素回路を 10 示しており、強誘電体ゲートFET(Tr) と光変調層PM 等からなる各画素回路の同じ列のソース電極とサブスト レート電極が共に接続され、列単位でデータ信号Vb(m) またはVb(m+1) が入力され、また、同じ行のゲート電極 が共に接続され、行単位で行選択信号Vg(n)またはVg(n+ 1) が入力される。各画素の画素電極 1 は強誘電体ゲー トFET (Tr) のドレインに接続され、対向電極2には 電圧Vcomが印加される。以下、との構成における駆動方 法について説明する。

接続し、書き込みのための行選択を行う。また、データ 信号を同一列FETのソース電極に接続し、行選択と同 期させてFETの導電性を変化(導通/非導通)させる ためのデータ(電圧)を印加する。これによりデータ書 込みが行われる。

【0031】但し、この時、非選択行のFETの導通状 態を変化させない (維持させる) ように、各々の行選択 信号、データ信号の電圧を印加する必要性がある。

【0032】ここで、ONが書き込まれると、FETの 強誘電体層の分極状態は図5(A)に示す状態となり、 所定の電極条件でFETは導通状態となり、ドレイン電 極電圧Vdはソース電極電圧Vsに略等しくなる。一方、 OFFが書き込まれると、強誘電体の分極状態は図5

(B) に示す状態となり、所定の電極条件でFETは非 導通状態となる。

【0033】次に、行順次にデータを書き込み、全FE Tにデータを書き込んだ後、ソース電極電圧Vdと、共通 電極電位Vcomとして光変調層PMを駆動するのに十分な電 圧を印加する。電圧Vs-VcomをVopとすると、ONのF ETに接続された光変調層の電圧Vmod(ON)は、略Vopと なり、光変調層PMは変調状態となる。一方、OFFのト ランジスタに接続された光変調層 PMの電圧 Vmod(OFF) は、略ゼロとなり、光変調層PMは非変調状態となる。と れは、光変調層PMの容量Cmod、ソース電極の寄生容量Cs とした場合、Cmod>>Csであれば、Vmod(OFF) ゼロとなる からである。

【0034】次に、図8~図12および表1を参照して、 より具体的に説明する。

【0035】最初に、OFFの分極状態にする。この時 のVgsをVgs(off)、ON状態からOFF状態に変化さ せるために必要なソースーゲート間電圧Vgs(すなわ ち、OFF飽和電圧)をVs(H)とすると、

 $Vgs(off) \leq Vs(H)$

のとき、以前の状態に拘わらず、分極状態は必ずOFF となる(図8参照)。

【0036】次に、行順次で選択を行い、データを書き 込む。選択された行の画素の場合であって、データ線が ONの場合、分極状態をONにする。この時のVasをV gs(s-on)、OFF状態からON状態に変化させるために 必要なソースーゲート間電圧Vqs (すなわち、ON飽和 電圧)をVs(L)とすると、

 $Vgs(s-on) \ge Vs(L)$

のとき、以前の状態に拘わらず、分極状態は必ずONと なる(図9参照)。

【0037】また、選択された行の画素の場合であっ 【0030】行選択信号を同一行FETのゲート電極に 20 て、データ線がOFFの場合、分極状態をOFF状態に 維持する。この時のVgsをVgs(s-off)、OFF状態が ON状態に向かって変化する直前のソースーゲート間電 圧Vgs (すなわち、ON閾値電圧)をVth(L)とする ٤,

 $Vgs(s-off) \leq Vth(L)$

のとき、以前のOFF状態を維持する(図10参照)。

【0038】一方、非選択(選択されていない)行の画 素の場合であって、データ線がONの場合、分極状態を 維持する。この時のVasをVas(ns-on)、ON状態がO 30 FF状態に向かって変化する直前のソースーゲート間電 圧V qs (すなわち、OFF 閾値電圧)をV th(H) とする ٤.

 $V th(H) \leq V gs(ns-on) \leq V th(L)$

のとき、以前の状態に拘わらず、分極状態は以前の状態 を維持する(図11参照)。

【0039】また、非選択行の画素の場合であって、デ ータ線がOFFの場合、分極状態を維持する。との時の VqsをVqs(ns-off)とすると、

 $V th(H) \leq V gs(ns-off) \leq V th(L)$

40 のどき、以前の状態に拘わらず、分極状態は以前の状態 を維持する(図12参照)。

【0040】行選択信号電圧Vgと、データ信号電圧Vbの 組み合わせ、およびそれらの合成電圧Vas(=Vg-Vb) との関係を表1に示す。

[0041]

【表 1 】

9

 $Vs(L) - V th(L) \le Vb(off-on) \le V th(L) - V th(H)$

	<u> </u>		10	
		データ信号電圧 Vb		
		ON	OFF	
			Vb(off)	
ļ		Vb(on)	—	
		0	0	
	0 OFF書込み Vg(r) (リセット)	$Vgs(r-on) \leq Vs(H)$ $Vs(L) = 0$ $Vs(H) = 0$ $Vs(H) = 0$	Vgs(r-off) ≤ Vs(H) 0 Vs(H)	
行選択信号電圧 Vg		Vgs(s-on) ≥ Vs(L) Vs(L) 0	Vgs(s-off) ≤ Vth(L) Vth(L)	
	非選択 <u>Vg(ns)</u> 0 →	Vgs(ns-on) ≤ Vth(L) Vth(L)	Vgs(ns-off) ≥ Vth(H)	

```
【0042】前記の各電圧の組み合わせと条件より、以
                                         Vgs(s-off) = Vg(s) - Vb(off) \leq Vth(L)
                                                                               (4)
下のような関係式が求められる。
                                           V gs(ns-on) = Vg(ns) - Vb(on) \le V th(L)
                                                                               (5)
[0043]
                                        30 V gs(ns-off) = Vg(ns) - Vb(off) \ge V th(H)
V gs(r-on) = Vg(r) - Vb(on) \le Vs(H)
                                            (6)
                                  (1)
Vqs(r-off) = Vq(r) - Vb(off) \le Vs(H)
                                   (2)
                                           ここで、Vb(off) - Vb(on) > 0とし、Va、Vb
V gs(s-on) = Vg(s) - Vb(on) \ge Vs(L)
                                   (3) *
                                           の電圧条件を整理すると、
              (1),(2)より Vg(r) -Vb(on) \leq Vs(H)
                                                     (7)
              (3),(4)より Vb(off)-Vb(on) \ge Vs(L) - Vth(L)
                                                     (8)
              (5),(6)$\mathcal{b}$ Vb(off) - Vb(on) \leq V th(L) - V th(H)
                                                     (9)
              (10)
              (11)
ととで、
                                         ※とすると、(8)~(9)より次の条件が求められる。
Vb(off-on) = Vb(off) - Vb(on)
                                        40 [0044]
Vg(s-ns) = Vg(s) - Vg(ns)
                                      Ж
               Vs(L) - V th(L) \le Vb(off-on) \le V th(L) - V th(H)
                                                     (12)
               Vs(L) - V th(L) \le Vg(s-ns) \le V th(L) - V th(H)
                                                     (13)
以上の条件をまとめると、次の条件で、行順次のデータ
                                           Vs(L) - V th(L) \le Vg(s-ns) \le V th(L) - V th(H)
書き込みが可能となる。
                                           次に、図13および図14を参照して、データ書込み方法に
【0045】(a) OFF書き込み(リセット) のため
                                           ついて説明する。図13に示されるような、2行×2列の
には、
                                           マトリクス回路において、次のデータを書き込むものと
Vg(r) - Vb(on) \leq Vs(H)
                                           する。
(b) 行順次のデータ書き込みのためには、
                                           [0046]
```

50 Tr(1,1) \rightarrow ON

 $Tr(1,2) \rightarrow OFF$

 $Tr(2,1) \rightarrow OFF$ $Tr(2,2) \rightarrow ON$

図13に示される構成において、図14に示すような電圧波形となるように所定の電圧を夫々のFET $(Tr(1,1)\sim Tr(2,2))$ に印加すると、各FETに所望のデータが行順次で書き込まれ、FETの分極状態はメモリーされる。 (0047) したがって、図14に示すような波形を各電極に印加すれば全画素に高速データ書き込みが可能となる。例えば、1000行のマトリクスに1行当たり 1μ sでデータを書き込んだ場合、全画素には1msでデータ書き込みが完了する。

11

【0048】前述のように、強誘電体ゲートFETのゲート分極状態を変えた後、Vosの電圧範囲が図6のVos (L)~Vos(H)であれば、書き込まれたデータに従って導通/非導通のスイッチ動作が可能となる。図15は強誘電体ゲートFETのスイッチ動作を説明する等価回路図を表したものであり、同図(B)は同図(A)のFETがON状態を示し、同図(B)はFETがOFF状態を示す。

【0049】ここで、Vb(op) をVcomに対して所定の電位とした場合、全画素共通に<math>Vb にはVb(op) を印加し、Vg には $Vb(op)+Vgs(L) \le Vg \le Vb(op)+Vgs$ (H) なる条件の電圧を印加すると、Vgs(=Vg-Vb) は必ず $Vgs(L) \le Vg \le Vgs(H)$ の条件を満たし、書き込まれたデータは変化しない。このとき、ON状態のFETに接続された光変調層PMの電圧は略Vb(op) となり、光変調層PMは変調状態となる。一方、OFF 状態のFETに接続された光変調層PMの電圧は略ゼロとなり、光変調層PMは非変調状態となる。

【0050】図15に示す例では、強誘電体ゲートFETは単純なスイッチ素子として動作するが、光変調層PMを 30 発光層に置き換えて定電流駆動させれば、電流注入型であるLED、有機EL、FED、エレクトロクロミック素子などが駆動できる(図16参照)。すなわち、図16に示すような画素回路とすることにより、2次元アクティブマトリクス型のLED、有機EL、FED、エレクトロクロミック素子を構成することができる。

【0051】また、Vb(on)-Vcom間に交流電圧Vacを印加すれば、液晶、薄膜ELなどの電圧駆動が駆動できる(図17参照)。すなわち、図17に示すような画素回路とすることにより、2次元アクティブマトリクス型の液晶 40 および薄膜ELを構成することができる。

【0052】上記説明では、強誘電体ゲートFETのサブスレート電極(基板電極)又はバックゲート電極(FETのチャネル領域半導体の電極)をソース電極に接続した2次元アクティブマトリクス型の光変調素子および発光素子について説明したが、本願発明による光変調素子および発光素子は上記説明の構成をとるものに限るものではない。

【0053】例えば、ソース電極をフローティング状態 vb(*)、/vb(*)でデータ書き込みを行としても良いし、pチャネル型の強誘電体ゲートFET 50 (*)は相補信号とする、*は列番号)。

とすることも可能である。

【0054】また、データ信号線にサブスレート電極 (又はバックゲート電極)を接続し、上記説明と同様な データ書込みを行っても良い。この場合、データ書込み 後はソース電極Vsの電圧により光変調素層PMを駆動する とよい(図18参照)。また、書込み時、ソース電極はフ ローティング状態としても良い。

12

【0055】更に、強誘電体ゲートFETは、結晶半導体基板上に作成されても良く、絶縁基板上に薄膜形成されたものでも良い。

【0056】上記説明は、マトリクスのアクティブ回路として、強誘電体ゲートFETを1個使用したものについて説明したものであるが、本願発明による光変調素子および発光素子は、強誘電体ゲートFETを複数(最低2個)使用し、2次元アクティブマトリクス型の光変調素子並びに発光素子のアクティブ回路を構成することも可能である。

【0057】以下、図19~図21を参照して、強誘電体ゲートFETを2個使用した、2次元アクティブマトリク20 ス型光変調素子の構成と駆動方法について説明する。

【0058】図19は、強誘電体ゲートFETを2個使用した、2次元アクティブマトリクス型光変調素子のマトリクスの一部の等価回路を示したものである。この例は、2次元マトリクス構成の複数の画素からなる光変調素子の、m列およびm+1列、並びにn行およびn+1行の画素回路を示したものであり、各画素回路は、ドレイン同志が接続された第1および第2の強誘電体ゲートFET(Tr1, Tr2)と光変調層RM等から構成されている。

【0059】同じ列の第1の強誘電体ゲートFET(Tr 1)のソース電極が共に接続され、列単位でデータ信号 Vb(m) またはVb(m+1)が入力され、同じ列の第2の強誘電体ゲートFET(Tr2)のソース電極が共に接続され、列単位でデータ信号/Vb(m) または/Vb(m+1) が入力される。また、同じ行の第1の強誘電体ゲートFET(Tr1)のゲート電極が共に接続され、行単位で行選択信号Vg(n) またはVg(n+1)が入力され、同じ行の第2の強誘電体ゲートFET(Tr2)のゲート電極が共に接続され、行単位で行選択信号/Vg(n) または/Vg(n+1) が入力される。各画素の画素電極1は強誘電体ゲートFET(Tr1、Tr2)のドレインに接続され、対向電極2には電圧Vcomが印加される。以下、この構成における駆動方法について説明する。

【0060】最初に、データの書込み方法について説明 する。まず、行順次で、ON又はOFFのデータを書き 込む。

【 0 0 6 1 】次にVg(*), /Vg(*)で行選択を行い(Vg(*), /Vg(*)は同一の電圧とする、*は行番号)、更にVb(*), /Vb(*)でデータ書き込みを行う(Vb(*), /Vb(*)は相補信号とする。*は列番号)。

【0062】なお、本構成は図7における強誘電体ゲートFETを2個に置き換えたものであり、より具体的な書込み方法については、「Vg(*)、/Vg(*)が同一の電圧」および「Vb(*)、/Vb(*)が相補信号」であることを考慮し、上述の図8~図12および表1に準じて考えることができるので、ことではその説明を省略する。

【0063】図20はデータ書込み時におけるある画素の強誘電体ゲートFETの分極状態を示したものであり、同図(A)はON書込みの状態を示し、同図(B)はOFF書込みの状態を示している。これら図より明らかなように、ON書込みのときは、第1の強誘電体ゲートFET(Tr1)の分極をON状態にし、第1の強誘電体ゲートFET(Tr2)の分極をOFF状態にする。一方、OFF書込みのときは、第1の強誘電体ゲートFET(Tr1)の分極をOFF状態にし、第1の強誘電体ゲートFET(Tr1)の分極をOFF状態にし、第1の強誘電体ゲートFET(Tr2)の分極をON状態にする。

【0064】次に、図21を参照して、光変調層PMの駆動 方法について説明する。

【0065】まず、全画素にデータを書き込んだ後、以下のようにして光変調層PMの駆動を行う(図21(A)参 20照)。なお、下記式においては、行および列のサフィックスは省略して表す。

【0066】全画素共通にVbに、VhレベルとVIレベルの 矩形波電圧を印加する。

【0067】全画素共通に/Vbに、Vbと逆位相の矩形波電圧を印加する。

【0068】全画素共通にVcomに、/Vbと同一の矩形波電圧を印加する。

【0069】更に、全画素共通にVgには分極状態を維持するための条件 { $Vb+Vgs(L) \le Vg \le Vb+Vgs(H)$ } の電圧を印加する。

【0070】全画素共通に/Vgには分極状態を維持するための条件 $\{/$ Vb+ Vgs(L) \leq /Vg \leq /Vb+ Vgs (H) の電圧を印加する。

【0071】なお、上記駆動例のVb, /Vb, Vcom, Vg, /Vqの各電圧波形図を図21(A)に示す。

【0072】このようにすることにより、各画素のドレイン電圧は図21(B)に示すようなものとなり、各画素の光変調層PMの電圧は図21(C)に示すようなものとなる。

【0073】とのように、強誘電体ゲートFETを2個使用して、2次元アクティブマトリクス型光変調素子を構成することが可能であり、このような構成としても、従来のようなSRAM回路(トランジスタ数が少なく、又、SRAM回路と同様に安定なスタチック駆動が可能である。更に、交流駆動が可能であるから、2次元アクティブマトリクス型の液晶および薄膜EL(光変調素子)を構成することができる。なお、交流駆動とした場合には、図21(C)に示すように光変調層PMの電圧が電源に50

対して約倍の交流駆動電圧となるから、光変調層の必要 駆動電圧の約半分の電源で光変調層を駆動することが可

駆動電圧の約半分の電源で光変調層を駆動することが可能となり、素子サイズやコストを低減できるようになる。

【0074】なお、光変調層PMを発光層に置き換えることにより、強誘電体ゲートFETを2個使用して、2次元アクティブマトリクス型発光素子を構成することが可能であるのはいうまでもない。

同図(A)はON書込みの状態を示し、同図(B)はO 【0075】また、上記説明のような構成例に限らず、FF書込みの状態を示している。これら図より明らかな 10 強誘電体ゲートFETを1個使用して構成したものと同ように、ON書込みのときは、第1の強誘電体ゲートF 様に、種々の変更が可能であるのはいうまでもない。

【図面の簡単な説明】

【図1】基本的な2次元アクティブマトリクス型光変調素子の1画素の等価回路図

【図2】2次元アクティブマトリクス型光変調素子の階調制御の一例を説明する図

【図3】SRAMを用いたアクティブ回路の例を示す図 【図4】強誘電体ゲートFETの例を示す図

【図5】強誘電体ゲートFETの分極方向を説明する図 【図6】強誘電体ゲートFETの基本特性を説明する図 【図7】強誘電体ゲートFETを1個用いた、本発明に よる2次元アクティブマトリクス型光変調素子のマトリ クスの一部の等価回路図

【図8】上記光変調素子の強誘電体ゲートFETがOF Fの分極状態を説明する図

【図9】選択行の画素であってデータ線がONの場合の 分極状態を説明する図

【図10】選択行の画素であってデータ線がOFFの場合の分極状態を説明する図

0 【図11】非選択行の画素であってデータ線がONの場合の分極状態を説明する図

【図12】非選択行の画素であってデータ線がOFFの場合の分極状態を説明する図

【図13】データ書込み方法を説明するための、2行×2列のマトリクスの回路図

【図14】上記マトリクス回路のFETの電圧波形図

【図15】強誘電体ゲートFETのスイッチ動作を説明 する等価回路図

【図16】図15に示す等価回路おいて、駆動回路に定 の 電流駆動を備えた構成を示す図

【図17】図15に示す等価回路おいて、駆動回路に交流電圧源を備えた構成を示す図

【図18】データ信号線にサブストレート電極を接続した画素回路の等価回路図

【図19】強誘電体ゲートFETを2個用いた、本発明による2次元アクティブマトリクス型光変調素子のマトリクスの一部の等価回路図

【図20】データ書込み時における上記光変調素子の強誘電体ゲートFETの分極状態を説明する図

) 【図21】上記光変調素子の光変調層の駆動方法を説明

15

*DR 駆動回路(アクティブ回路)

Tr 強誘電体ゲートFET

PM 光変調層

画素電極

【符号の説明】

する図

1


2

対向電極

*


【図1】 【図2】


[図3]




【図4】


【図5】









[図8]










【図19】

[図20]





【図21】



●同位相のため、電圧はゼロとなる。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.